Přímý přístup do paměti — DMA (Direct Memory Access)

READ_ADDR a WRITE_ADDR obsahují adresu, ze které bude kanál dále číst, respektive do které bude zapisovat. Tyto registry se automaticky aktualizují po každém přístupu pro čtení/zápis. Zvyšují se o 1, 2 nebo 4 bajty najednou v závislosti na velikosti přenosu konfigurované v CTRL.

Software by měl obecně programovat tyto registry s novými počátečními adresami pokaždé, když začíná nová sekvence přenosu. Pokud nejsou READ_ADDR a WRITE_ADDR přeprogramovány, DMA použije aktuální hodnoty jako počáteční adresy pro další přenos. Například:

Čtením z TRANS_COUNT získáte počet zbývajících přenosů v aktuální sekvenci přenosů. Tato hodnota se průběžně aktualizuje s postupem kanálu. Zápisem do TRANS_COUNT se nastaví délka další sekvence přenosů. V jedné sekvenci lze provést až \(2^{32} - 1\) přenosů.

Pokaždé, když kanál zahájí novou sekvenci přenosů, poslední hodnota zapsaná do TRANS_COUNT se zkopíruje do čítače živých přenosů, který se poté začne znovu snižovat s postupem nové sekvence přenosů. Pro účely ladění lze naposledy zapsanou hodnotu přečíst z registru DBG_TCR (hodnota pro opětovné načtení TRANS_COUNT).

Pokud je kanál spuštěn vícekrát bez zápisů do TRANS_COUNT, provede pokaždé stejný počet přenosů. Například při řetězení může jeden kanál načíst řídicí blok pevné velikosti do CSR jiného kanálu. TRANS_COUNT by byl naprogramován jednou softwarem a poté by se pokaždé automaticky znovu načetl.

Alternativně lze do TRANS_COUNT zapsat novou hodnotu před zahájením každé sekvence přenosů. Pokud je TRANS_COUNT spouštěčem kanálu (viz oddíl 2.5.2.1), kanál se spustí okamžitě a použije se právě zapsaná hodnota, nikoli hodnota aktuálně v registru pro opětovné načtení.

Registr CTRL má více menších polí než ostatní 3 registry a úplné podrobnosti o nich jsou uvedeny v seznamu registrů CTRL. CTRL se mimo jiné používá k:

Čtyři CSR jsou v paměti několikrát aliasovány. Každý alias – jsou čtyři – zpřístupňuje stejné čtyři fyzické registry, ale v jiném pořadí. Poslední registr v každém aliasu (na offsetu +0xC, zvýrazněno) je spouštěcí registr. Zápis do spouštěcího registru spouští kanál.

Často se používá pouze alias 0 a aliasy 1-3 lze ignorovat. Kanál se konfiguruje a spouští zápisem READ_ADDR, WRITE_ADDR, TRANS_COUNT a nakonec CTRL. Protože CTRL je spouštěcí registr v aliasu 0, spouští se tímto kanál.

Ostatní aliasy umožňují kompaktnější seznamy řídicích bloků při použití jednoho kanálu ke konfiguraci jiného a efektivnější rekonfiguraci a spouštění v obslužných rutinách přerušení:

Spouštěcí registry nespouštějí kanál, pokud: * Kanál je deaktivován pomocí CTRL.EN. (Pokud je spouštěčem CTRL, použije se právě zapsaná hodnota EN, nikoli hodnota aktuálně v registru CTRL.) * Kanál již běží * Do spouštěcího registru se zapíše hodnota 0. (To je užitečné pro ukončení řetězců řídicích bloků. Viz nulové spouštěče, oddíl 2.5.2.3)

Po dokončení kanálu může pojmenovat jiný kanál, který se okamžitě spustí. To lze použít jako zpětné volání pro druhý kanál k překonfigurování a restartování prvního.

Tato funkce se konfiguruje pomocí pole CHAIN_TO v registru CTRL kanálu. Tato 4bitová hodnota vybírá kanál, který se spustí po dokončení tohoto kanálu. Kanál se nemůže řetězit sám se sebou. Nastavení CHAIN_TO na vlastní index kanálu znamená, že k žádnému řetězení nedojde.

Řetězcové spouštěče se chovají stejně jako spouštěče z jiných zdrojů, jako jsou spouštěcí registry. Například způsobují opětovné načtení TRANS_COUNT a jsou ignorovány, pokud cílový kanál již běží.

Jednou z aplikací CHAIN_TO je, aby kanál vyžádal rekonfiguraci jiným kanálem ze sekvence řídicích bloků v paměti. Kanál A je konfigurován k provádění zabaleného přenosu z paměti do řídicích registrů kanálu B (včetně spouštěcího registru) a kanál B je konfigurován k řetězení zpět do kanálu A po dokončení každé sekvence přenosů. Toto je explicitněji ukázáno v příkladu řídicích bloků DMA (kapitola 2.5.6.2).

Použití aliasů registrů (kapitola 2.5.2.1) umožňuje kompaktní formáty pro řídicí bloky DMA: v některých případech i jen jedno slovo.

Dalším využitím řetězení je konfigurace „ping-pong“, kde se dva kanály vzájemně spouštějí. Procesor může reagovat na přerušení dokončení kanálu a po jeho dokončení překonfigurovat každý kanál; zřetězený kanál, který již byl nakonfigurován, se však spustí okamžitě. Jinými slovy, konfigurace kanálu a provoz kanálu jsou zřetězeny. Výkon se může dramaticky zlepšit tam, kde je vyžadováno mnoho krátkých přenosových sekvencí.

Kapitola 2.5.6 se podrobněji zabývá možnostmi řetězení spouštěčů v reálném světě.

Jak je uvedeno v části 2.5.2.1, zápis všech nul do spouštěcího registru nespustí kanál. Tomu se říká nulový spouštěč a má dva účely:

Ve výchozím nastavení kanál generuje přerušení pokaždé, když dokončí přenosovou sekvenci, pokud není IRQ daného kanálu maskováno v INTE0 nebo INTE1. Četnost přerušení může být nadměrná, zejména proto, že pozornost procesoru obecně není vyžadována, během probíhající sekvence řídicích bloků; pozornost procesoru je však vyžadována na konci řetězce.

Registr CTRL kanálu má pole s názvem IRQ_QUIET. Jeho výchozí hodnota je 0. Pokud je nastavena na 1, kanály generují přerušení, když obdrží nulový spouštěč, a nikoli jindy. Přerušení je generováno kanálem, který spouštěč obdrží.

Existuje globální přiřazení čísel DREQ periferním kanálům DREQ.

DMA RP2040 je navržen pro systémy, kde:

Kromě toho přenosové FIFO a struktura duálního masteru DMA umožňují více přístupů ke stejné periferii současně, a tím se zlepšuje celková propustnost. Volba mechanismu DREQ je proto kritická:

DMA RP2040 používá mechanismus DREQ založený na kreditech. Pro každou periferii se DMA snaží udržet v provozu tolik přenosů, kolik periferie zvládne. To umožňuje plnou propustnost sběrnice (1 slovo na hodinu) přes 8násobnou periferní FIFO bez možnosti přetečení nebo podtečení, bez latence nebo soupeření v síti.

Pro každý kanál DMA udržuje čítač. Každý 1hodinový impuls na signálu dreq tento čítač zvýší (saturuje). Pokud je nenulová, kanál požaduje přenos od interního arbitra DMA a čítač se snižuje, když je přenos vydán na adresní FIFO. V tomto okamžiku je přenos v provozu, ale ještě nebyl nutně dokončen.

Důsledkem je omezení počtu přenosů za provozu na základě množství prostoru nebo dat dostupných v periferním FIFO. V ustáleném stavu to poskytuje maximální propustnost, ale nemůže dojít k podtečení nebo podtečení.

Jednou z výhrad je, že uživatel nesmí přistupovat k FIFO, které je aktuálně obsluhováno DMA. To způsobí desynchronizaci kanálu a periferního zařízení a může to vést k poškození nebo ztrátě dat.

Další výhradou je, že více kanálů by nemělo být připojeno ke stejnému DREQ.

Ty umožňují přenos dat zhruba jednou za n taktů clk_sys namísto použití externího periferního DREQ ke spouštění přenosů. Používá se zlomkový dělič (X/Y), který vygeneruje maximálně 1 požadavek na cyklus clk_sys.

V RP2040 jsou k dispozici 4 časovače. Každý DMA si může vybrat kterýkoli z nich v CTRL.TREQ_SEL.

DMA může sledovat data z daného kanálu procházející datovým FIFO a na základě těchto dat vypočítávat kontrolní součty. Jedná se o čistě pasivní záležitost: data nejsou tímto hardwarem měněna, pouze pozorována.

Tato funkce je ovládána pomocí registrů SNIFF_CTRL a SNIFF_DATA a lze ji povolit/zakázat pro každý přenos DMA pomocí pole CTRL.SNIFF_EN.

Protože tento hardware nemůže vyvíjet zpětný tlak na FIFO, musí udržet krok s maximální přenosovou rychlostí DMA 32 bitů za hodinu. Podporované kontrolní součty jsou:

Registr výsledků je čitelný i zapisovatelný, takže lze nastavit počáteční hodnotu.

S výsledkem jsou k dispozici manipulace s bity/bajty, které mohou pomoci v konkrétních případech použití:

Tyto manipulace neovlivňují výpočet CRC, pouze způsob, jakým jsou data prezentována ve výsledném registru.

Je možné, že se kanál dostane do neobnovitelného stavu: např. pokud je zadán příkaz k přenosu většího množství dat, než periférie kdy požaduje, přenos se nikdy nedokončí. Vymazání bitu CTRL.EN pouze pozastaví kanál a problém se tím nevyřeší. K tomu by za normálních okolností nemělo docházet, ale je důležité, aby existoval mechanismus pro obnovení bez pouhého tvrdého resetu celého bloku DMA.

Registr CHAN_ABORT vynutí předčasné dokončení kanálů. Pro každý kanál je jeden bit a zápis 1 ukončí daný kanál. Tím se vymaže čítač přenosů a kanál se přepne do neaktivního stavu.

V okamžiku spuštění přerušení může kanál mít aktuálně probíhající přenosy sběrnice mezi masterem pro čtení a zápis a tyto přenosy nelze zrušit. Příznak CTRL.BUSY zůstává na vysoké úrovni, dokud tyto přenosy nedokončí a kanál nedosáhne bezpečného stavu, což obvykle trvá jen několik cyklů. Kanál nesmí být restartován, dokud jeho příznak CTRL.BUSY nezruší. Spuštění nové sekvence přenosů, zatímco přenosy ze staré sekvence stále probíhají, může vést k nepředvídatelnému chování.